SemuniteのPIM-like NPUは演算器とメモリを近接配置し、データ移動を最小化します。0値に伴う不要な演算をスキップするZero-skipping機能を追加し、NPU IPを高度化しました。
Zero-skipping追加 · Tape-out前
PIM-like NPU IPはSemuniteのCore技術です。ComputeとMemoryを近くに配置し、Modelの要件に合わせてCompute、Data Movement、Memoryを構成します。
PIM（Processing-in-Memory）の低消費電力とNPUの高い再構成性を組み合わせた、相互補完型のArchitectureです。EDAによる自動Placement & Routingだけに頼らず、手作業のPhysical DesignでCompute UnitとMemoryを近接配置します。データ移動を最小化し、PPA最適化によって消費エネルギー、演算時間、Chip面積を削減します。
このCore NPU IPを適用した最初のChipは、Voice機能のSeM-V1です。
SeM-V1のChip ArchitectureとSpecificationsを見る0値に伴う不要な演算をスキップする機能をNPU IPに追加しました。
Zero-skipping追加 · Tape-out前
更新したIPは、今後のVUI AI Chipに統合してTape-outする計画です。
VUI AI Chipへの統合 · 今後Tape-out予定
PIM-like NPU検証用Test Chip
SUAIは2026年1月にTape-outを完了し、2026年6月に実Chipを入手しました。
32 Core全体のPeak Performance、200 MHzでの値です。INT8 ComputeはINT4 arrayで4回に分けて処理します。
PIM-like array blockのCore別Peak値で、I/O SRAMを除きます。Synopsys PrimeTime PX、P&R netlist、Gate-level simulation activity、200 MHz、SS 0.9 V / −40 °C、MAC Utilization 100%、SPEF Parasitics未反映の条件です。
NPU IPをSeM-V1に適用するAI SDK開発Flowの例です。TFLite INT8 Modelを分析し、NPUとRISC-Vの実行につなぎます。
TFLite INT8 Modelを準備
LayerとQuantizationを分析し、NPU/RISC-Vの分担と4-core Scheduleを設定
NPU/DMA Driver、Audio前処理、Host Protocol
RISC-V GCCでELFを生成
ELFとWeightsをQSPI Flashに配置
SLMとVisionへのNPU IP拡張を準備しています。
Small Language ModelをOn-Deviceで実行するためのMemory ArchitectureとCompute最適化を準備します。
Flash Weight Streaming、HyperRAM KV Cache、Weight Compression、Speculative Decodingを検討します。
Compact Vision Model向けにMulti-core ComputeとMemory/Data Pathの拡張を準備します。
CNN/ViT Dataflow、Shared L2とTiling、HyperRAM、Camera Interfaceを検討します。
上記の数値は将来の開発目標で、Model、Quantization、Memory、動作条件に合わせて具体化します。現在のNPU検証値はSUAIのSectionに別途表示しています。
Modelと製品の要件をお聞かせください。
