image

Total Solution

FULL CHIP DESIGN

Design / Verification Platform System Architecture Analysis Power Management Control Real Emulation with FPGA IP Supplier Partnership Device Driver, BSP, OS porting

PHYSICAL IMPLEMENTATION

DFT (SCAN / BIST / JTAG) In-system Test STA (Static Timing Analysis) Synthesis & Timing Closure

PHYSICAL DESIGN

Full Chip Floor Plan Hierarchical Physical Design Low Power Design SI Check (IR Drop, Crosstalk-Noise)

PKG & TEST Develop

Package Design Test vector generation ATE test set-up Qualification & Reliability Q.A & Failure analysis

Mass Production

Wafer Business Full Turn-key Business (Wafer + PKG + TEST)

PHYSICAL DESIGN

PHYSICAL DESIGN

Test부터 양산 생산/공급까지 빠른 TAT를 달성하기 위하여 장기적이고 전략적인 파트너십 프로그램으로 업계 최고 grade의 공정 및 PKG / Test 기술의 성공적인 case study를 쌓음으로써 고객에게 전체 Process에 걸쳐 Total Solution을 제공합니다

Compute-SRAM 클러스터와 RISC-V 구성을 표시한 반도체 물리 설계 다이어그램

플로어플랜에서
라우팅까지.

계층 구조와 배선 밀도를 확인하며 플로어플랜부터 배치·배선 결과까지 구현 흐름을 검토합니다. 고객 설계의 목표 공정과 사양에 맞춰 물리 구현과 검증 단계를 연결합니다.

Placement
배치 구조 검토
Routing
배선 밀도 확인
Review
구현 결과 비교
배치와 배선이 완료된 반도체 물리 설계 결과

Advanced Technology

Compute-SRAM 클러스터와 RISC-V 구성을 표시한 반도체 물리 설계 다이어그램
Mobile
NPU architecture concept
AI
Model-to-silicon workflow
Automotive
SeM-V1 development system
Security
SeM-V1 패키지 콘셉트와 평가 보드
Display
image
Address

경기도 성남시 분당구 대왕판교로 660, 유스페이스1 B동 320호

E-mail

gwonjung@semunite.com