AI Chip

고객의 모델에서, 실제 제품으로.

핵심 NPU IP를 실제 제품으로 이어갑니다. 첫 번째 칩 SeM-V1은 Voice 기능을 수행하도록 설계했습니다.

개발 중인 SeM-V1 패키지 콘셉트
SeM-V1 · 패키지 콘셉트 · 개발 중

SeM-V1

세뮤나이트의 코어 NPU IP를 적용한 첫 번째 Voice AI Chip입니다.

SeM-V1은 Always-On Voice Agent AI Chip 제품 라인으로 개발 중이며 SUAI 테스트 칩과는 별도입니다.

  • 키워드 스포팅 (KWS)
  • 웨이크 워드 검출
  • 음성-텍스트 변환 (STT)
SeM-V1 패키지 콘셉트와 FPGA·평가 플랫폼 구성
이미지는 SeM-V1 패키지 콘셉트와 평가 플랫폼의 구성입니다. 완성된 SeM-V1 실물 칩 사진이나 확정 사양을 뜻하지 않습니다.

SeM-V1 칩 구조

Voice 기능을 수행하는 첫 번째 칩 SeM-V1의 전체 구성입니다. 4개의 NPU core를 RISC-V Data Core, 공유 L2 SRAM, 주변장치와 연결합니다. NPU core의 내부 데이터 경로는 아래에서 별도로 볼 수 있습니다.

SeM-V1 구조와 NPU PPA 보기
SeM-V1 전체 칩 구성. NPU subsystem, RISC-V Data Core와 주변장치를 함께 표시합니다.
SeM-V1 전체 칩 구성. NPU subsystem, RISC-V Data Core와 주변장치를 함께 표시합니다.도식 크게 보기 (새 탭)도식 크게 보기 (새 탭)
SeM-V1의 NPU core 내부 구조 보기
코어별 Input 1 KB, Weight 4 KB, Output 1 KB와 3개의 DMA를 갖춘 INT8 데이터 경로입니다.
코어별 Input 1 KB, Weight 4 KB, Output 1 KB와 3개의 DMA를 갖춘 INT8 데이터 경로입니다.도식 크게 보기 (새 탭)도식 크게 보기 (새 탭)

SeM-V1 구성과 NPU 스펙

연산·연계 구성

NPU cluster
4 NPU cores
PE array / core
32 × 6 INT8
MAC throughput
192 MAC/cycle/core · 768 MAC/cycle
Accumulation
32-bit
SRAM / core
Input 1 KB · Weight 4 KB · Output 1 KB
DMA
3 DMA/core · Input / Weight / Output
Data Core
RISC-V CV32E40P + FPU
Shared L2 SRAM
1 MB
Peak performance
≈ 0.31 TOPS · INT8 · 200 MHz
Interfaces
QSPI, UART, I2C, I2S/PDM, SDIO, GPIO, JTAG
Process / I/O
Samsung 28nm · 3.3 V I/O

Peak 성능은 INT8 · 200 MHz 기준입니다. QuartzNet workload의 처리량은 별도로 표시합니다.

NPU PPA · QuartzNet

Throughput
49 GOPS (INT8)
Power
15.4 mW
Efficiency
3.2 TOPS/W · 0.9 V
Efficiency (est.)
5.0 TOPS/W · 추정치 · 0.7 V
Area · 4 cores
0.43 mm²
Conditions
INT8 · 400 MHz / 0.9 V

Synopsys PrimeTime PX 기반 NPU 영역 수치입니다. QuartzNet 연산 중 INT8 · 400 MHz / 0.9 V 조건이며, 면적은 SRAM·DFT를 포함한 4개 P&R core의 합계입니다. 0.7 V 효율은 추정치입니다.

SeM-V1 개발 현황

제품별 개발 및 검증 현황을 바탕으로 적용 범위를 검토합니다.

SeM-V1
AI Chip 개발 진행 중
전력 효율 검증
제품별 검증 진행 중
컴파일러 · 런타임 · 프로파일링
배포 소프트웨어 · 평가 하드웨어

AI Chip 적용을 함께 검토합니다.

고객의 모델과 제품 요구사항을 들려주세요.

협업 문의